PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-119167

(43)Date of publication of application: 28.04.1994

(51)Int.CI.

G06F 9/355 H03H 17/02

(21)Application number: 04-266953

(71)Applicant: NEC CORP

(22)Date of filing:

06.10.1992

(72)Inventor: IGUCHI MINORU


YAZAWA AKIRA

(54) DIGITAL SIGNAL PROCESSING CIRCUIT

(57)Abstract:

PURPOSE: To shorten loading time to perform characteristic change and to easily change coefficient data even when coefficient memory is comprised of a ROM by providing an offset register, and an adder which adds the value of the offset register on the value of a coefficient pointer designated by instruction memory.

CONSTITUTION: When this circuit is used as a digital filter for prescribed coefficient data, the offset register 2 is selected by setting offset value setting signals S1, S2 at L, and an offset value zero is outputted to the adder 8. Thence, the output of the coefficient pointer 6 designated by the instruction memory 10 is added on the offset value zero by the adder 8, and the addresses 0-(N1-1) of the coefficient memory 9 are designated. In such a way, the coefficient data in the digital filter can be changed by changing the selection of the offset registers 2-5 by changing the values of the offset setting signals S1, S2, and changing the offset values.



LEGAL STATUS

[Date of request for examination]

20.12.1996

[Date of sending the examiner's decision of

21.07.1999

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-119167

(43)公開日 平成6年(1994)4月28日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 6 F 9/355

H 0 3 H 17/02

K 7037-5 J

L 7037-5 J

9189-5B

G 0 6 F 9/36

320

審査請求 未請求 請求項の数2(全 4 頁)

(21)出願番号

特願平4-266953

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(22)出願日

平成 4年(1992)10月 6日

(72)発明者 井口 実

東京都港区芝五丁目7番1号日本電気株式

会社内

(72)発明者 矢沢 晃

東京都港区芝五丁目7番1号日本電気株式

会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 ディジタル信号処理回路

(57) 【要約】

【目的】ディジタルフィルタ等のプログラムの係数デー タの変更を短時間で且つ容易にすることにある。

【構成】係数メモリ9のオフセット値を格納するオフセ ットレジスタ2~5と、オフセットレジスタ2~5の値 およびインストラクションメモリ10が指定する係数ポ インタ6の値を加算する加算器8とを有する。



【特許請求の範囲】

【請求項1】 オフセット値設定信号に基づきオフセット値を格納する複数のオフセットレジスタと、指定プログロムを格納するインストラクションメモリと、前記インストラクションメモリの指示により係数を指定される係数ポインタと、前記オフセットレジスタの値および前記係数ポインタの値を加算する加算器と、係数データをブロックに分割して格納し前記加算器の出力によりアドレス指定される係数メモリとを有することを特徴とするディジラル信号処理回路。

【請求項2】 前記オフセットレジスタは、オフセット 値設定信号をカウンタによりイネーブルにされる請求項 1記載のディジタル信号処理回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はディジタル信号処理回路 に関する。

[0002]

【従来の技術】従来のディジタル信号処理回路は、ディジタルフィルタ等の係数を決めるために用いられている。しかも、マイコンからの指示によりアクセスされる各種のメモリ等を用いて構成される。

【0003】図5は従来の一例を示すディジタル信号処 理回路のブロック図である。図5に示すように、従来の ディジタル信号処理回路は、マイコン12からの指示を 端子SIを介して受信するマイコン用のインターフェー ス部13と、インストラクションを格納し且つインター フェース部13からアクセスされるインストラクション メモリ10aと、係数データを格納する係数メモリ9a と、この係数メモリ9aのアドレスを指す係数ポインタ 6と、バス1とを備えている。かかる処理回路におい て、係数メモ9aは0番地から(n-1)番地にそれぞ れ係数データaoからan-1 を格納している。この係数 メモリ9aの特性を変更する時は、新たな係数データを 外部のマイコン12からロードして係数メモリ9aの0 ~ (n-1) 番地に格納するか、又は、インストラクシ ョンメモリ10aか指定する係数ポンインタ6の値を外 部マイコン12からロードする必要がある。

【0004】図6は図5における係数メモリのデータを用いるディジタルフィルタの概略図である。図6に示すように、かかるディジタルフィルタは入力データを順次遅延去ではる遅延素子13と、これらの入力データおよび遅延素子13の出力データに前述した係数メモリ9aの係数データao~an-1を乗算する乗算器14と、これら乗算器14の出力を加算してフィルタ出力とする加算器15とを備えている。このようにディジタルフィルタは係数データを乗算に使用しており、演算特性を決定づけている。

[0005]

【発明が解決しようとする課題】上述した従来のディジ

タル信号処理回路は、ディジタルフィルタ等のプログラムの特性を変更するにあたっては、インストラクションメモリの指定する係数ポインタの値を変更するかあるいは新たな係数データをロードする必要があるので、特性変更を行うための時間を必要とするだけではなく、外部マイコンの負担も大きくなるという欠点がある。また、係数メモリをROMで構成した場合、係数データの変更が不可能になるという欠点がある。

【0006】本発明の目的は、かかる特性変更を行うた 10 めのロード時間を短縮し、係数メモリをROMで構成し た場合でも係数データの変更を容易にすることのできる ディジタル信号処理回路を提供することにある。

[0007]

【課題を解決するための手段】本発明のディジタル信号処理回路は、オフセット値設定信号に基づきオフセット値を格納する複数のオフセットレジスタと、指定プロムを格納するインストラクションメモリと、前記インストラクションメモリと、前記インストラクションメモリと、前記オフセットレジスタの値および前記係数ポインタの値を加算する加算器と、係数データをブロックに分割して格納し前記加算器の出力によりアドレス指定される係数メモリとを有して構成される。

[0008]

20

30

【実施例】次に、本発明の実施例について図面を参照し て説明する。図1は本発明の一実施例を示すディジタル 信号処理回路のブロック図である。図1に示すように、 本実施例はオフセット値設定信号 S 1, S 2 の相補信号 の論理積をとるAND回路1と、そのAND回路1の出 力によりイネーブルにされる複数のオフセットレジスタ 2~5と、インストラクションを記憶しているインスト ラクションメモリ10と、バス7に接続された係数ポイ ンタ6と、オフセットレジスタ2~5の出力0、N1~ N3と係数ポインタ6の出力を加算する加算器8と、係 数を記憶し加算器8の出力によりアクセスされる係数メ モリ9とを有する。オフセットレジスタ2からオフセッ トレジスタ5までのオフセット値は、前述したように、 それぞれ0, N1, N2, N3となっている。オフセッ ト値設定信号S1, S2はオフセットレジスタ2~5の うちどれか1つを選択するための信号であり、S1=S 2=Lの時はオフセットレジスタ2を選択し、S1= L, S2 = Hの時はオフセットレジスタ3、S1 = H, S2=Lの時はオフセットレジスタ4、S1=S2=Hの時はオフセットレジスタ5をそれぞれ選択する。ま た、インストラクションメモリ10は係数ポインタ6を 指定するプログラムを格納している。

【0009】図2は図1に示す係数メモリの構成図である。図2に示すように、かかる係数メモリ9は0番地~(N1-1)番地の係数データとしてそれぞれao~an1-1を記憶しており、同様にN1番地~(N2-1)番50 地の係数データとしてそれぞれan1~an2-1を、N2番

地~ (N3-1) 番地の係数データとしてそれぞれ an2 ~ a N 3-1 を N 3 番地~ (N 4-1) 番地の係数としてそ れぞれ a n 3 ~ a n 4 - 1 を記憶している。このように、係数 メモリ9は係数データをブロックに分割している。

【0010】かかるディジタル信号処理回路の動作につ いて説明する。まず、係数データao ~ani-iのディジ タルフィルタに使用する場合、オフセット値設定信号S 1, S2をLにしてオフセットレジスタ2を選択し、加 算器8に対しオフセット値0を出力する。次に、インス トラクションメモリ10が指定する係数ポインタ6の出 10 Mで構成しても、係数データの変更が可能であるという 力と前述したオフセット値0とを加算器8で加算し、係 数メモリ9のアドレス0~(N1-1)番地を指定す る。

【0011】このようにしてディジタルフィルタ用の係 数データが出力されるが、ディジタルフィルタの係数デ - タを変更する場合は、オフセット値設定信号S1, S 2の値を変更してオフセットレジスタ2~5の選択を変 更する。これにより、オフセット値が変更されるので、 係数メモリ9のアドレスも変更される。すなわち、係数 メモリ9から読み出される係数データが変更される。

【0012】図3は本発明の他の実施例を示すディジタ ル信号処理回路のブロック図である。図3に示すよう に、本実施例は前述した一実施例と比べてオフセットレ ジスタ2~5の選択をカウンタ11を設けて行なう点が 相違し、その他は同様である。従って、本実施例では1 つのオフセット値設定信号SIのみを用いてオフセッオ ト値を設定することができるという利点がある。

【0013】また、図4は図3に示すカウンタの構成図 である。図4に示すように、このカウンタ11は複数の フリップ・フロップ12を縦属接続して構成される。

[0014]

【発明の効果】以上説明したように、本発明のディジタ

ル信号処理回路は、係数メモリのオフセット値を格納す る複数のオフセットレジスタと、これらオフセットレジ スタの値およびインストラクションメモリが指定する係 数ポインタの値を加算する加算器とを有することによ り、ディジタルフィルタ等の特性の変更をオフセット値 の変更だけで可能とするので、マイコンから係数データ をロードする時間若しくはインストラクションメモリが 指定する係数ポインタの値をロードする時間を削減でき るという効果がある。また、本発明は係数メモリをRO 効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例を示すディジタル信号処理回 路のブロック図である。

【図2】図1に示す係数メモリの構成図である。

【図3】本発明の他の実施例を示すディジタル信号処理 回路のプロック図である。

【図4】図3に示すカウンタの構成図である。

【図 5】従来の一例を示すディジタル信号処理回路のブ 20 ロック図である。

【図6】図5における係数メモリのデータを用いるディ ジタルフィルタの概略図である。

【符号の説明】

AND回路

2 ~ 5 オフセットレジスタ

係数ポインタ

加算器

係数メモリ


1 0 インストラクションメモリ

1 1 カウンタ

> 1 2 フリップ・フロップ


S1, S2 オフセット値設定信号

【図1】



【図2】

0	A ao	ר
	aı]
		1
N1-1	QNI-1	1
N1	A CHI	1
N 1+1	QNI+1	3
1		~ -9
N2-1	anz-1	1
N2	anz	3
N2 N2+1	QN2+1	1
N3-1	QN3-1	1
NJ	t ans]
N3 N3+1	anj+1]
		1
N4-1	QN4-1	ן



}